升級(jí)到Allegro17.2-2016的10大理由之4:行業(yè)領(lǐng)先的背鉆能力
2017-10-12 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
電子設(shè)計(jì)自動(dòng)化領(lǐng)域領(lǐng)先的供應(yīng)商 Cadence,與諸位分享Cadence Allegro、Sigrity等產(chǎn)品最新的科技成果和進(jìn)展,并向電子設(shè)計(jì)工程師展示Cadence獨(dú)有的PCB和封裝設(shè)計(jì)解決方案。“升級(jí)到Allegro17.2-2016的10大理由”系列繼續(xù)推出,歡迎共同探討~~今天帶來的是“升級(jí)到Allegro 17.2-2016的10大理由之4:行業(yè)領(lǐng)先的背鉆能力”。
背鉆的發(fā)展歷程
15年來,在很多電子設(shè)計(jì)中處理5Gbps或更高頻率的高速接口布線已越來越常見。在信號(hào)過孔上存在Stub的情況下,高速信號(hào)換層將會(huì)對(duì)信號(hào)完整性產(chǎn)生巨大影響??偟膩碚f,這些短截線會(huì)造成阻抗不連續(xù)和信號(hào)反射,嚴(yán)重影響有效數(shù)據(jù)傳輸速率的提升。
如何消除電子短截線?
-
使用一種稱之為背鉆的制板工藝,有時(shí)也被稱為控制深度過孔。
-
做好規(guī)化和控制,保證高速信號(hào)走在特定的布線層,以此來減小Stub的影響。
-
用盲埋孔和微孔技術(shù)來布高速信號(hào),這種方案可以解決一些局限和擔(dān)憂,但會(huì)增加制造成本,而且壓接連接器的管腳仍需用背鉆技術(shù)來消除Stub。
早些年,制造商會(huì)根據(jù)關(guān)鍵網(wǎng)絡(luò)列表,識(shí)別使用背鉆的地方并做適當(dāng)?shù)恼{(diào)整。
在設(shè)計(jì)中引入背鉆過程,有時(shí)對(duì)管理來說是個(gè)噩夢(mèng),需要與制造商更緊密合作。制造商會(huì)移除盡可能多的指定高速信號(hào)的短截線,根據(jù)增加的背鉆尺寸調(diào)整每個(gè)背鉆位置的特性、驗(yàn)證銅間距,來維持設(shè)計(jì)完整性。
為了讓設(shè)計(jì)數(shù)據(jù)傳遞更順暢,在Allegro15.7中,早已為簡(jiǎn)化制造端的數(shù)據(jù)處理打下了穩(wěn)固的基石。
作為曾經(jīng)的客戶,2005年底,我曾是Allegro®PCB Designer 15.7 Beta測(cè)試團(tuán)隊(duì)的一員。我很高興見證/測(cè)試了Allegro新的背鉆解決方案。通過允許設(shè)計(jì)人員標(biāo)識(shí)需背鉆的網(wǎng)絡(luò),基于器件和引腳的屬性分析并識(shí)別背鉆位置等功能,使Allegro更上一層樓。需背鉆的位置包含在背鉆報(bào)告中,標(biāo)有特殊的背鉆符號(hào),生成用于生產(chǎn)的NCDrill文件。即使有了這些提升,但仍然存在人為確保一致性的步驟(支持背鉆位置有多種焊盤,手動(dòng)設(shè)置背鉆禁止區(qū),允許制造商調(diào)整背鉆尺寸)。
隨著時(shí)間的推移,可以清楚地認(rèn)識(shí)到未來的增強(qiáng)將會(huì)改進(jìn)這個(gè)流程,會(huì)提供分析設(shè)計(jì)并且調(diào)整背鉆位置特性的功能,同時(shí)生成完整的制造數(shù)據(jù)包來實(shí)現(xiàn)流水化制造。
Cadence與制造商和客戶合作,調(diào)整了現(xiàn)有的解決方案,除了制造商移除大部分后處理步驟,還增強(qiáng)了幾個(gè)區(qū)域的工具來支持背鉆流程。作為一位產(chǎn)品工程師,我能夠根據(jù)我自己之前作為客戶的經(jīng)歷、并搜集客戶們的反饋來調(diào)整這些功能。
-
封裝庫中的焊盤支持背鉆定義
-
有特定標(biāo)識(shí)的背鉆尺寸
-
增強(qiáng)背鉆焊盤進(jìn)入和焊接掩膜
-
增加層禁區(qū)/間距
典型的背鉆位置
-
制造Stub長(zhǎng)度-背鉆后保留Stub長(zhǎng)度(高級(jí)配置)
-
從不可切割層向下測(cè)量的剩余制造短截線長(zhǎng)度,其表示電介質(zhì)目標(biāo)背鉆深度
-
基于參數(shù)的設(shè)計(jì)層焊盤更新建成了背鉆分析
-
基于設(shè)計(jì)分析的改進(jìn)模型可以快速定義/檢查背鉆層對(duì)規(guī)則
-
初始化:從頂層及底層的最深的背鉆層
-
分析:最小化的電子短截線長(zhǎng)度或最小化層對(duì)
-
帶有特殊鉆孔標(biāo)識(shí)的背鉆直徑,用來說明背鉆方向和深度
-
基于焊盤定義的間距自動(dòng)生成走線禁布區(qū)
-
在背鉆位置不再需要?jiǎng)?chuàng)建特殊的焊盤或禁止區(qū)
-
Show element指令可以報(bào)告在背鉆位置引腳/過孔的背鉆數(shù)據(jù)
-
基于在焊盤定義的背鉆數(shù)據(jù),現(xiàn)在在鉆孔圖例和制造NCDrill文件中報(bào)告真實(shí)的背鉆尺寸
-
不再需要制造商基于電鍍通孔調(diào)整尺寸
-
Backdrill Legends現(xiàn)在報(bào)告不能切割層、深度和制造短截線信息
-
畫出跨區(qū)域細(xì)節(jié),現(xiàn)在報(bào)告背鉆跨度
-
在背鉆過程中識(shí)別全部的測(cè)試點(diǎn)
-
在背鉆位置沒有測(cè)試點(diǎn)或增加測(cè)試點(diǎn)之外的鉆孔
提升后的背鉆解決方案解決了所有的疑惑點(diǎn),消除了由于引入背鉆所帶來的擔(dān)心。不再增加制造商的一次性工程費(fèi)用(NRE),不再增加關(guān)于引入不同過孔和疊加技術(shù)的成本??梢詡鬟f給制造商一個(gè)更完整的制造數(shù)據(jù)包,其中包含IPC-D-356和IPC-2581中的背鉆數(shù)據(jù)信息,以及用于傳達(dá)背鉆意圖的完整文檔。
相關(guān)標(biāo)簽搜索:升級(jí)到Allegro17.2-2016的10大理由之4:行業(yè)領(lǐng)先的背鉆能力 EDA培訓(xùn) EDA分析在線視頻教程 Cadence Allegro PSPICE OrCAD PCAD Protel Mentor Graphics Synopsys培訓(xùn)課程 Fluent、CFX流體分析 HFSS電磁分析