搜索DDRx的關(guān)鍵技術(shù)介紹（中）【轉(zhuǎn)發(fā)】
2017-10-13 by:CAE仿真在線 來(lái)源:互聯(lián)網(wǎng)
在DDRx里面經(jīng)常會(huì)被一些縮寫誤擾,如OCD、OCT和ODT,我想有同樣困擾的大有人在,今天還是繼續(xù)上一篇的關(guān)鍵技術(shù)來(lái)介紹一下大家的這些困擾吧。
OCD是在DDR-II開始加入的新功能,而且這個(gè)功能是可選的,有的資料上面又叫離線驅(qū)動(dòng)調(diào)整。OCD的主要作用在于調(diào)整I/O接口端的電壓,來(lái)補(bǔ)償上拉與下拉電阻值,從而調(diào)整DQS與DQ之間的同步確保信號(hào)的完整與可靠性。調(diào)校期間,分別測(cè)試DQS高電平和DQ高電平,以及DQS低電平和DQ高電平的同步情況。如果不滿足要求,則通過(guò)設(shè)定突發(fā)長(zhǎng)度的地址線來(lái)傳送上拉/下拉電阻等級(jí)(加一檔或減一檔),直到測(cè)試合格才退出OCD操作,通過(guò)OCD操作來(lái)減少DQ、DQS的傾斜從而提高信號(hào)的完整性及控制電壓來(lái)提高信號(hào)品質(zhì)。具體調(diào)校如下圖一所示。
圖一 OCD
不過(guò),由于在一般情況下對(duì)應(yīng)用環(huán)境穩(wěn)定程度要求并不太高,只要存在差分DQS時(shí)就基本可以保證同步的準(zhǔn)確性,而且OCD 的調(diào)整對(duì)其他操作也有一定影響,因此OCD功能在普通臺(tái)式機(jī)上并沒(méi)有什么作用,其優(yōu)點(diǎn)主要體現(xiàn)在對(duì)數(shù)據(jù)完整性非常敏感的服務(wù)器等高端產(chǎn)品領(lǐng)域。
ODT也是DDR2相對(duì)于DDR1的關(guān)鍵技術(shù)突破,所謂的終結(jié)(端接),就是讓信號(hào)被電路的終端吸收掉,而不會(huì)在電路上形成反射,造成對(duì)后面信號(hào)的影響。顧名思義,ODT就是將端接電阻移植到了芯片內(nèi)部,主板上不再有端接電路。在進(jìn)入DDR時(shí)代,DDR內(nèi)存對(duì)工作環(huán)境提出更高的要求,如果先前發(fā)出的信號(hào)不能被電路終端完全吸收掉而在電路上形成反射現(xiàn)象,就會(huì)對(duì)后面信號(hào)的影響造成運(yùn)算出錯(cuò)。因此目前支持DDR主板都是通過(guò)采用終結(jié)電阻來(lái)解決這個(gè)問(wèn)題。由于每根數(shù)據(jù)線至少需要一個(gè)終結(jié)電阻,這意味著每塊DDR主板需要大量的終結(jié)電阻,這也無(wú)形中增加了主板的生產(chǎn)成本,而且由于不同的內(nèi)存模組對(duì)終結(jié)電阻的要求不可能完全一樣,也造成了所謂的“內(nèi)存兼容性問(wèn)題”。 而在DDR-II中加入了ODT功能,當(dāng)在DRAM模組工作時(shí)把終結(jié)電阻器關(guān)掉,而對(duì)于不工作的DRAM模組則進(jìn)行終結(jié)操作,起到減少信號(hào)反射的作用,如下圖二所示。
圖二 ODT端接示意圖
ODT的功能與禁止由主控芯片控制,在開機(jī)進(jìn)行EMRS時(shí)進(jìn)行設(shè)置,ODT所終結(jié)的信號(hào)包括DQS、DQS#、DQ、DM等。這樣可以產(chǎn)生更干凈的信號(hào)品質(zhì),從而產(chǎn)生更高的內(nèi)存時(shí)鐘頻率速度。而將終結(jié)電阻設(shè)計(jì)在內(nèi)存芯片之上還可以簡(jiǎn)化主板的設(shè)計(jì),降低了主板的成本,而且終結(jié)電阻器可以和內(nèi)存顆粒的“特性”相符,從而減少內(nèi)存與主板的兼容問(wèn)題的出現(xiàn)。
此外關(guān)于ODT的介紹還可以參考高速先生前期的文章:
DDR3系列之ODT,就是這么任性!(直接戳文字,有鏈接~)
重置是DDR3新增的一項(xiàng)重要功能,并為此專門準(zhǔn)備了一個(gè)引腳。這一引腳將使DDR3的初始化處理變得簡(jiǎn)單。當(dāng)Reset命令有效時(shí),DDR3 內(nèi)存將停止所有的操作,并切換至最少量活動(dòng)的狀態(tài),以節(jié)約電力。在Reset期間,DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能,所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉,且所有內(nèi)部的程序裝置將復(fù)位,DLL(延遲鎖相環(huán)路)與時(shí)鐘電路將停止工作,甚至不理睬數(shù)據(jù)總線上的任何動(dòng)靜。這樣一來(lái),該功能將使DDR3達(dá)到最節(jié)省電力的目的,新增的引腳如下圖三所示。
圖三 Reset及ZQ引腳
ZQ校準(zhǔn)
如上圖三所示,ZQ也是一個(gè)新增的引腳,在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過(guò)一個(gè)命令集,通過(guò)片上校準(zhǔn)引擎(ODCE,On-Die Calibration Engine)來(lái)自動(dòng)校驗(yàn)數(shù)據(jù)輸出驅(qū)動(dòng)器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令之后,將用相應(yīng)的時(shí)鐘周期(在加電與初始化之后用512個(gè)時(shí)鐘周期,在退出自刷新操作后用256時(shí)鐘周期、在其他情況下用64個(gè)時(shí)鐘周期)對(duì)導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。
對(duì)于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號(hào)VREF,在DDR3系統(tǒng)中將VREF分為兩個(gè)信號(hào)。一個(gè)是為命令與地址信號(hào)服務(wù)的VREFCA,另一個(gè)是為數(shù)據(jù)總線服務(wù)的VREFDQ,它將有效的提高系統(tǒng)數(shù)據(jù)總線的信噪等級(jí),如下圖四所示。
轉(zhuǎn)自公眾號(hào):一博科技高速先生 文 | 周偉
相關(guān)標(biāo)簽搜索：DDRx的關(guān)鍵技術(shù)介紹（中）【轉(zhuǎn)發(fā)】 HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無(wú)線電仿真 HFSS電磁場(chǎng)仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識(shí) HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析
