【下篇】高速PCB阻抗一致性研究

流膠均勻性對(duì)介電常數(shù)的影響

材料介電常數(shù) εr=V1×ε1+V2×ε2 =V1×ε1+(1-V1)×ε2=(ε1-ε2)×V1 +ε2(V1表示有機(jī)樹(shù)脂在介質(zhì)層中所占體積比率;V2表示增強(qiáng)玻璃纖維在介質(zhì)層中所占體積比率)

表4 板邊不同位置與板中間厚度偏差

圖13 不同含膠量PP流膠引起的介電常數(shù)差異對(duì)阻抗的影響

(H=5mil,Er=4,W=7mil,T=1.8mil)

不同位置內(nèi)層銅厚差異來(lái)源:干膜前處理和棕化段(微蝕)

表6 干膜前處理和棕化后板面不同位置處銅厚偏差

圖14 干膜前處理和棕化減銅量曲線 圖15 內(nèi)層銅厚差異對(duì)阻抗值的影響(H=7.0mil,Er=4,W=5mil,T=0.6mil)

綜合分析

表8 SES線蝕刻均勻性

通過(guò)以上試驗(yàn)和分析,對(duì)影響PCB阻抗一致性的主要因素及各因素影響程度一定的認(rèn)識(shí),主要結(jié)論及改善建議如下:

1.當(dāng)線路距板邊小于25 mm時(shí),線路阻抗值比板中間偏小1~4 ohm,而線路距板邊大于50 mm時(shí)阻抗值受位置影響變化幅度減小,在滿足拼版利用率前提下,建議優(yōu)先選擇開(kāi)料尺寸滿足阻抗線到板邊距離大于25 mm;

2.影響PCB拼版阻抗一致性最主要的因素是不同位置介厚均勻性,其次則是線寬均勻性;

3.拼版不同位置殘銅率差異會(huì)導(dǎo)致阻抗相差1~3 ohm,當(dāng)圖形分布均勻性較差時(shí)(殘銅率差異較大),建議在不影響電氣性能的基礎(chǔ)上合理鋪設(shè)阻流點(diǎn)和電鍍分流點(diǎn),以減小不同位置的介厚差異和鍍銅厚度差異;

4.半固化片含膠量越低,層壓后介厚均勻性越好,板邊流膠量大會(huì)導(dǎo)致介厚偏小、介電常數(shù)偏大,從而造成近板邊線路的阻抗值小于拼版中間區(qū)域;

5.對(duì)于內(nèi)層線路,拼版不同位置因線寬和銅厚導(dǎo)致的阻抗一致性差異較小;對(duì)于外層線路,銅厚差異對(duì)阻抗的影響在2 ohm內(nèi),但銅厚差異引起的蝕刻線寬差異對(duì)阻抗一致性的影響較大,需提升外層鍍銅均勻性能力。

轉(zhuǎn)自:興森科技