DDR3布局的那些事兒

2016-12-20 by:CAE仿真在線來源:互聯(lián)網(wǎng)

文 | 肖勇超一博科技高速先生團隊隊員

前面高速先生團隊已經(jīng)講解過眾多的DDR3理論和仿真知識,下面就開始談?wù)勎覀僉ATOUT攻城獅對DDR3設(shè)計那些事情了,那么布局自然是首當(dāng)其沖了。

對于DDR3的布局我們首先需要確認芯片是否支持FLY-BY走線拓撲結(jié)構(gòu),來確定我們是使用T拓撲結(jié)構(gòu)還是FLY-BY拓撲結(jié)構(gòu).

常規(guī)我們DDR3的布局滿足以下基本設(shè)計要求即可:

考慮BGA可維修性:BGA周邊器件5MM禁布,最小3MM。
DFM 可靠性:按照相關(guān)的工藝要求,布局時器件與器件間滿足DFM的間距要求;且考慮元件擺放的美觀性。
絕對等長是否滿足要求,相對長度是否容易實現(xiàn):布局時需要確認長度限制,及時序要求,留有足夠的繞等長空間。
濾波電容、上拉電阻的位置等:濾波電容靠近各個PIN放置,儲能電容均勻放置在芯片周邊(在電源平面路徑上);上拉電阻按要求放置(布線長度小于500mil)。

注意:如有提供DEMO板或是芯片手冊,請按照DEMO板或是芯片手冊的要求來做。

濾波電容的布局要求

電源設(shè)計是PCB設(shè)計的核心部分,電源是否穩(wěn)定,紋波是否達到要求,都關(guān)系到CPU系統(tǒng)是否能正常工作。濾波電容的布局是電源的重要部分,遵循以下原則:

CPU端和DDR3顆粒端,每個引腳對應(yīng)一個濾波電容,濾波電容盡可能靠近引腳放置。

線短而粗,回路盡量短;CPU和顆粒周邊均勻擺放一些儲能電容,DDR3顆粒每片至少有一個儲能電容。

DDR3布局的那些事兒HFSS培訓(xùn)的效果圖片1

圖1:VDD電容的布局(DDR顆粒單面放)

DDR3布局的那些事兒HFSS培訓(xùn)的效果圖片2

如圖2所示:VDD電容的布局(DDR顆粒正反貼)

DDR 正反貼的情況,電容離BGA 1MM,就近打孔;如可以跟PIN就近連接就連接在一起。

VREF電路布局

在DDR3中,VREF分成兩部分:

一個是為命令與地址信號服務(wù)的VREFCA;另一個是為數(shù)據(jù)總線服務(wù)的VREFDQ。

在布局時,VREFCA、VREFDQ的濾波電容及分壓電阻要分別靠近芯片的電源引腳,如圖3所示。

DDR3布局的那些事兒HFSS培訓(xùn)的效果圖片3

圖3:VREF電路布局

匹配電阻的布局

為了提高信號質(zhì)量,地址、控制信號一般要求在源端或終端增加匹配電阻;數(shù)據(jù)可以通過調(diào)節(jié)ODT 來實現(xiàn),所以一般建議不用加電阻。

布局時要注意電阻的擺放,到電阻端的走線長度對信號質(zhì)量有影響。

布局原則如下:

對于源端匹配電阻靠近CPU(驅(qū)動)放,而對于并聯(lián)端接則靠近負載端(FLy-BY靠近最后一個DDR3顆粒的位置放置而T拓撲結(jié)構(gòu)是靠近最大T點放置)

下圖是源端匹配電阻布局示意圖;

DDR3布局的那些事兒HFSS分析圖片4

圖4:源端匹配電阻

DDR3布局的那些事兒HFSS分析圖片5

圖4:并聯(lián)端接

而對于終端VTT上拉電阻要放置在相應(yīng)網(wǎng)絡(luò)的末端,即靠近最后一個DDR3顆粒的位置放置(T拓撲結(jié)構(gòu)是靠近最大T點放置);注意VTT上拉電阻到DDR3顆粒的走線越短越好;走線長度小于500mil;每個VTT上拉電阻對應(yīng)放置一個VTT的濾波電容(最多兩個電阻共用一個電容);VTT電源一般直接在元件面同層鋪銅來完成連接,所以放置濾波電容時需要兼顧兩方面,一方面要保證有一定的電源通道,另一方面濾波電容不能離上拉電阻太遠,以免影響濾波效果。

DDR3布局的那些事兒HFSS分析圖片6