搜索DDR線長(zhǎng)匹配與時(shí)序（下）
2016-12-20 by:CAE仿真在線 來(lái)源:互聯(lián)網(wǎng)
上篇文章我們用仿真實(shí)例向大家展示了DDR中地址相對(duì)于時(shí)鐘的建立時(shí)間與保持時(shí)間。那么數(shù)據(jù)信號(hào)相對(duì)于DQS又是什么樣的關(guān)系呢?我們知道,DDR和普通的SDRAM相比起來(lái),讀取速率為普通SDRAM的兩倍,這個(gè)要怎么理解?原來(lái)SDRAM在寫入或者讀取數(shù)據(jù)的時(shí)候是靠上升沿或者下降沿來(lái)觸發(fā)的,請(qǐng)注意,這里僅僅是上升沿或者下降沿,并不是上升沿和下降沿同時(shí)有效。如果時(shí)鐘頻率是800MHz,那么對(duì)應(yīng)的數(shù)據(jù)率就為800Mbps。但是DDR的數(shù)據(jù)信號(hào)卻是雙倍速率的,如果DQS頻率為800MHz,那么數(shù)據(jù)信號(hào)的速率就應(yīng)該為1600Mbps。
下面通過(guò)具體的仿真實(shí)例來(lái)看一下。
圖1 DQ 與 DQS仿真示意
仿真通道如上圖所示,驅(qū)動(dòng)端和接收端為某芯片公司的IBIS模型,仿真波形如下:
圖2 DQ與DQS仿真波形
我們將DQS和DQ信號(hào)同時(shí)生成眼圖,在一個(gè)窗口觀測(cè),結(jié)果如下:
圖3 DQ 與 DQS眼圖
這里,作者本來(lái)是想仿真DDR在寫操作的時(shí)候DQS和DQ之間的時(shí)序?qū)?yīng)關(guān)系。在之前的文章中,我們知道,在寫操作的時(shí)候,是以高低電平的中點(diǎn)為觸發(fā)點(diǎn)的,上面眼圖中的波形對(duì)應(yīng)關(guān)系顯然不能完成數(shù)據(jù)的寫入,因?yàn)镈QS的邊沿和數(shù)據(jù)信號(hào)翻轉(zhuǎn)的邊沿基本是對(duì)齊的。
在仿真的時(shí)候只是簡(jiǎn)單的將兩波形放在了一起,因?yàn)镈Q和DQS的傳輸通道長(zhǎng)度是一樣的,所以他們的邊沿是對(duì)齊的。實(shí)際工作的時(shí)候,主控芯片會(huì)有一個(gè)調(diào)節(jié)機(jī)制。一般數(shù)據(jù)信號(hào)會(huì)比DQS提前四分之一周期被釋放出來(lái),實(shí)際上,在顆粒端接收到的波形對(duì)應(yīng)關(guān)系應(yīng)該是這樣的:
圖4 平移后的眼圖
通過(guò)主控芯片的調(diào)節(jié)之后,DQS的邊沿就和DQ信號(hào)位的中心對(duì)齊了,這樣就能保證數(shù)據(jù)在傳輸?shù)浇邮斩擞凶銐虻慕r(shí)間與保持時(shí)間,就算DQS與DQ之間的線長(zhǎng)匹配的不是那么嚴(yán)格,也會(huì)有一些時(shí)序裕量。
說(shuō)了這么多,其實(shí)我們要解決的根本問(wèn)題還是長(zhǎng)度匹配的范圍問(wèn)題。在理解了這些基礎(chǔ)問(wèn)題之后,我們需要做的就是將這些時(shí)間參數(shù)轉(zhuǎn)化為延時(shí)。線長(zhǎng)匹配范圍怎么計(jì)算?下面通過(guò)具體實(shí)例來(lái)看看時(shí)序裕量是怎么計(jì)算的。先簡(jiǎn)單的來(lái)看一張圖
圖5 延時(shí)偏差對(duì)時(shí)序的影響
上圖中,T_vb與T_va表示的是主控芯片在輸出數(shù)據(jù)時(shí)時(shí)鐘與數(shù)據(jù)之間的時(shí)序參數(shù)。在理想情況下,時(shí)鐘邊沿和數(shù)據(jù)電平的中心是對(duì)齊的,由于時(shí)鐘和數(shù)據(jù)傳輸通道不等長(zhǎng),使得時(shí)鐘邊沿沒(méi)有和數(shù)據(jù)脈沖的中間位置對(duì)其,使得建立時(shí)間的裕量變小。
下面我們通過(guò)具體實(shí)例來(lái)看看時(shí)序的計(jì)算,下圖是Freescale MPC8572 DDR主控芯片手冊(cè),這張圖片定義了從芯片出來(lái)的時(shí)候,DQS與DQ之間的相位關(guān)系。
圖6 MPC8572時(shí)序圖
圖7 MPC8572時(shí)序參數(shù)
顆粒端為美光DDR,該芯片的時(shí)序圖以及時(shí)序參數(shù)如下圖所示,這張圖片則定義了顆粒端芯片識(shí)別信號(hào)所需要的建立時(shí)間與保持時(shí)間。
圖8 DDR顆粒時(shí)序圖以及時(shí)序參數(shù)
我們用T_pcbskew來(lái)表示DQ與DQS之間的延時(shí)偏差,如果想要得到足夠的時(shí)序裕量,則延時(shí)偏差要滿足以下關(guān)系:
T_pcbskew<T_vb-T_setup
T_pcbskew>T_hold-T_va
代入數(shù)據(jù),有:
T_vb-T_setup=375-215=160ps
T_hold-T_va=-160ps
這樣,如果傳輸線的速度按照6mil/ps來(lái)計(jì)算,T_pcbskew為+/-960mil。大家會(huì)發(fā)現(xiàn)裕量很大,當(dāng)然這只是最理想情況,沒(méi)有考慮時(shí)鐘抖動(dòng)以及數(shù)據(jù)信號(hào)的抖動(dòng),以及串?dāng)_、碼間干擾帶來(lái)的影響,如果把這些因素都考慮進(jìn)來(lái),留給我們布線偏差的裕量就比較小了。
文 | 袁波 一博科技高速先生團(tuán)隊(duì)隊(duì)員
相關(guān)標(biāo)簽搜索：DDR線長(zhǎng)匹配與時(shí)序（下） HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無(wú)線電仿真 HFSS電磁場(chǎng)仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識(shí) HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析
