利用仿真技術(shù)優(yōu)化電路板設(shè)計(jì)

2016-11-01 by:CAE仿真在線來(lái)源:互聯(lián)網(wǎng)

為支持物聯(lián)網(wǎng)和大數(shù)據(jù)要求的海量數(shù)據(jù)傳輸,需要使用100千兆位以太網(wǎng)等高速網(wǎng)絡(luò)技術(shù)。這給設(shè)備供應(yīng)商帶來(lái)了巨大的挑戰(zhàn)。板上高速通信通道目前正朝著25-28Gb/s和更高速度發(fā)展,幾乎是一年前先進(jìn)水平的兩倍。隨著數(shù)據(jù)速率增大,位周期(為發(fā)送每一位分配的時(shí)間)已經(jīng)縮小到不足40皮秒。這顯著低于位從發(fā)射器傳輸?shù)浇邮掌魉玫臅r(shí)間。印刷電路板(PCB)材料引起的插入損耗隨頻率增大,造成通道上因物理?yè)p耗和反射導(dǎo)致的眼圖閉合(減弱的信號(hào))概率增大。在這樣的條件下實(shí)現(xiàn)可靠的鏈路極具挑戰(zhàn)性,即便在不考慮成本和上市速度的情況下也是如此。但是在今天成本競(jìng)爭(zhēng)激烈的環(huán)境中,制造商無(wú)法承擔(dān)使用獨(dú)特高端材料和組件的成本,除了在絕對(duì)必要的情況下。

ANSYS 為新一代無(wú)線集成推出配備3D EM 組件庫(kù)的全新電子桌面

利用仿真技術(shù)優(yōu)化電路板設(shè)計(jì)HFSS結(jié)果圖片1

高速互聯(lián)設(shè)計(jì)挑戰(zhàn)

傳統(tǒng)方法通常讓設(shè)計(jì)人員對(duì)一些問(wèn)題心存疑慮:設(shè)計(jì)是否能在所有可能的條件下保持功能和魯棒性、是否選擇了成本更昂貴的電路板材料、是否需要使用帶狀傳輸線或微帶傳輸線來(lái)滿足設(shè)計(jì)規(guī)范等。依靠構(gòu)建物理測(cè)試原型來(lái)評(píng)估僅僅一種設(shè)計(jì)方法時(shí),就要耗費(fèi)超過(guò)10萬(wàn)美元的成本和數(shù)月時(shí)間開(kāi)發(fā)。在如此之高的信號(hào)傳輸速率下,基本上無(wú)法進(jìn)行任何水平的設(shè)計(jì)、驗(yàn)證與測(cè)試(DVT)。在電路板上開(kāi)展測(cè)量的區(qū)域會(huì)導(dǎo)致眼圖閉合,因?yàn)闇y(cè)試不能在傳輸線末端進(jìn)行,需要深入封裝和器件內(nèi)部。如果設(shè)計(jì)人員只能猜測(cè)重新設(shè)計(jì)所需的變更,那么整個(gè)高成本的周期會(huì)重新開(kāi)始,并很有可能需要重復(fù)。由于無(wú)法在時(shí)間和成本約束下開(kāi)發(fā)出魯棒性設(shè)計(jì),數(shù)家小型網(wǎng)絡(luò)設(shè)備創(chuàng)業(yè)公司已關(guān)門(mén)歇業(yè)。

被抽取通道的ANSYS HFSS S21 插入損耗圖

28 個(gè)6 英寸Gb 通道之一的開(kāi)口截面ANSYS HFSS3D 布局

仿真技術(shù)與這種猜測(cè)和經(jīng)驗(yàn)法則方法有著鮮明相比,它把信心和科學(xué)帶入工程過(guò)程。在設(shè)計(jì)階段早期或甚至在開(kāi)發(fā)周期后期,通過(guò)時(shí)域和頻域仿真的結(jié)合,能夠讓工程師最深刻地了解某個(gè)接口或通道是否是可靠的。例如,可能時(shí)域仿真給出的眼圖說(shuō)明該通道工作正常,但頻域提示有意料之外的缺口。通過(guò)仿真檢查構(gòu)成系統(tǒng)通道的每一個(gè)電路元件,有可能發(fā)現(xiàn)設(shè)計(jì)的哪一個(gè)方面(通孔、太靠近接地面的差分對(duì)、組件布局問(wèn)題或材料問(wèn)題)出現(xiàn)了問(wèn)題。

100千兆位以太網(wǎng)網(wǎng)絡(luò)產(chǎn)品

Interconnect Engineering是一家服務(wù)于創(chuàng)業(yè)企業(yè)到財(cái)富500強(qiáng)企業(yè)的獨(dú)立咨詢公司。Interconnect Engineering的客戶之一是一家生產(chǎn)多種100千兆位以太網(wǎng)網(wǎng)絡(luò)產(chǎn)品的網(wǎng)絡(luò)設(shè)備供應(yīng)商。某特定設(shè)計(jì)在一個(gè)球柵陣列(BGA)和一個(gè)四通道小型可插拔(QSFP)光學(xué)模塊之間雙向運(yùn)行四個(gè)通道結(jié)合的28Gb/s鏈路。由于該客戶設(shè)計(jì)所支持的物理布局難以滿足供應(yīng)商提出的指南和約束要求,設(shè)計(jì)涉及的風(fēng)險(xiǎn)在增大。為避免公司反復(fù)進(jìn)行一系列電路板設(shè)計(jì),造成數(shù)十萬(wàn)美元的成本和數(shù)月的開(kāi)發(fā)時(shí)間,該供應(yīng)商要求Interconnect Engineering在構(gòu)建原型之前仿真該設(shè)計(jì)。

利用仿真技術(shù)優(yōu)化電路板設(shè)計(jì)HFSS分析圖片5

雖然Interconnect Engineering公司一直使用和支持ANSYS電子設(shè)計(jì)工具,但此項(xiàng)目讓該公司有機(jī)會(huì)使用到全新推出的ANSYS Electronics Desktop。該工具在這個(gè)應(yīng)用上體現(xiàn)的重大優(yōu)勢(shì)是它能夠節(jié)省在時(shí)域和頻域中分析設(shè)計(jì)所需要的時(shí)間。Electronics Desktop集成了EM工具、電路/系統(tǒng)仿真、ECAD鏈路和合規(guī)性報(bào)告功能。這種新技術(shù)為ANSYS HFSS、HFSS 3D Layout、HFSS-IE、Q3D Extractor和HFSS Planar EM電路和系統(tǒng)仿真等設(shè)計(jì)類(lèi)型提供了統(tǒng)一桌面。用戶能夠利用電磁仿真和電路仿真之間拖放式動(dòng)態(tài)鏈接,將HF/SI分析插入到并存的項(xiàng)目中,從而簡(jiǎn)化問(wèn)題設(shè)置和提供可靠性能。在統(tǒng)一的圖形化用戶界面中工作,而無(wú)需在多個(gè)不同的程序間來(lái)回切換,可以避免從一個(gè)程序向另一個(gè)程序?qū)С鰯?shù)據(jù)。例如用戶使用簡(jiǎn)單的導(dǎo)入功能就能夠把S參數(shù)單元或IBIS-AMI模型插入到電路仿真中?？偠灾?Electronics Desktop為求解復(fù)雜問(wèn)題提供了明顯的效率改善和易用性。

ANSYS Electronics Desktop 集成了EM工具、電路/ 系統(tǒng)仿真、ECAD 鏈路和合規(guī)性報(bào)告功能。

利用仿真技術(shù)優(yōu)化電路板設(shè)計(jì)HFSS分析圖片6

電路仿真器中所示的28Gb 接口的IBIS-AMI 原理圖

利用仿真技術(shù)優(yōu)化電路板設(shè)計(jì)HFSS分析圖片7

電路仿真器中所示的28Gb接口的統(tǒng)計(jì)眼圖

頻域仿真

在本項(xiàng)目中,該網(wǎng)絡(luò)設(shè)備提供商為Interconnect Engineering提供了Allegro.brd文件格式的PCB設(shè)計(jì)。工程師把數(shù)據(jù)庫(kù)導(dǎo)入到ANSYS Electronics Desktop,使用剪切子設(shè)計(jì)功能抽取相關(guān)通道,然后選擇從半導(dǎo)體器件到光學(xué)模塊的跡線。工程師隨即根據(jù)組件規(guī)范創(chuàng)建端口激勵(lì),然后為半導(dǎo)體器件設(shè)置焊球模型和跡線的表面粗糙度模型,以增強(qiáng)保真度和精確性。然后工程師使用ANSYS HFSS運(yùn)行頻域仿真,為每一次迭代生成S參數(shù)結(jié)果。仿真在多臺(tái)24核計(jì)算機(jī)上運(yùn)行大約三天時(shí)間,因?yàn)榍蠼馄饕史志W(wǎng)格的面積很大。

ANSYS HFSS 3D 組件

利用仿真技術(shù)優(yōu)化電路板設(shè)計(jì)HFSS分析圖片8

該網(wǎng)絡(luò)供應(yīng)商利用仿真技術(shù)節(jié)省了數(shù)十萬(wàn)美元的成本和數(shù)月的開(kāi)發(fā)時(shí)間。

工程師修改了通孔和反焊盤(pán)結(jié)構(gòu),重新布置了PCB層,以解決部分潛在問(wèn)題。工程師隨后又經(jīng)過(guò)多次迭代,直至設(shè)計(jì)滿足插入損耗(IL)和回波損耗(RL)規(guī)范要求。Interconnect Engineering的工程師考查了多種電路板替代材料并找到能夠合理地滿足插入損耗(IL)和回波損耗(RL)規(guī)范的最低成本材料?？傮w而言,Interconnect Engineering既找到了可放心刪除以節(jié)省制造成本的地方,也找到了需要增加投入的地方,比如確保魯棒性設(shè)計(jì)所需的背面鉆孔。

時(shí)域仿真

同時(shí)還需要用于BGA接口器件和光學(xué)接收器模塊的IBIS-AMI模型。這些模型都已導(dǎo)入到ANSYS Electronics Desktop中。工程師隨后使用頻域中產(chǎn)生的完整通道的多個(gè)四端口S參數(shù)模型的一個(gè)實(shí)例,創(chuàng)建電路仿真環(huán)境,從而開(kāi)展時(shí)域仿真。眼圖顯示一個(gè)通道中存在問(wèn)題,因此工程師重新配置了包括預(yù)加重、均衡、輸出幅度、過(guò)程案例和電壓設(shè)置等發(fā)射器和接收器設(shè)置,從而最大限度地增加眼圖的開(kāi)口。仿真完成后,眼圖體現(xiàn)的誤碼率優(yōu)于1x10-12(低于一萬(wàn)億分之一),說(shuō)明該通道符合時(shí)域要求。最后工程師檢查頻域,確保根據(jù)時(shí)域仿真做出的設(shè)計(jì)變更不會(huì)產(chǎn)生任何不利影響。

整個(gè)項(xiàng)目用了大約四個(gè)星期完成。在這段時(shí)間內(nèi),Interconnect Engineering研究了數(shù)十種可能的解決方案。該公司建議的設(shè)計(jì)能提供充足的正裕量,確保該通道能夠在任何可預(yù)測(cè)的條件下工作,同時(shí)讓實(shí)際的制造成本保持在低水平上。該網(wǎng)絡(luò)設(shè)備供應(yīng)商根據(jù)仿真結(jié)果構(gòu)建了原型,其正如預(yù)期的一樣工作。利用仿真技術(shù)得出的最終結(jié)果讓網(wǎng)絡(luò)供應(yīng)商節(jié)省了數(shù)十萬(wàn)美元的成本和數(shù)月的開(kāi)發(fā)時(shí)間。此外,網(wǎng)絡(luò)設(shè)備供應(yīng)商還得以把制造成本控制在或接近于可能的最低水平上,而且通過(guò)實(shí)現(xiàn)產(chǎn)品上市時(shí)間目標(biāo)而挽回了客戶關(guān)系。

開(kāi)放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才