ANSYSSIwave信號完整性分析技術(shù)

2016-10-25 by:CAE仿真在線來源:互聯(lián)網(wǎng)

SIwave 主要針對PCB,芯片BGA 封裝等進(jìn)行信號完整性(SI)、電源完整性(PI)以及電磁干擾(EMI)分析的軟件。隨著芯片低電壓大電流的發(fā)展,PCB 和封裝的噪聲容限越來越小,供電系統(tǒng)要求更加嚴(yán)格的設(shè)計(jì),尤其是同步傳輸高速信號所產(chǎn)生的噪聲,加劇影響系統(tǒng)的穩(wěn)定性、可靠性等問題。ANSYS SIwave 使用優(yōu)化后的三維電磁場有限元求解技術(shù),適用于精確快速分析包含大規(guī)模復(fù)雜電源、地平面的PCB 和封裝設(shè)計(jì)。

功能特色:

信號和電源完整性分析

SIwave 使用全波有限元算法分析高速 PCB 單板和復(fù)雜 IC 封裝上的諧振、反射、串?dāng)_、同步開關(guān)噪聲、電源 /地彈、直流電壓/ 電流分布、近場和遠(yuǎn)場輻射。

輕松的版圖提取

SIwave 能夠以無與倫比的精度和速度提取完整設(shè)計(jì)(包括多個(gè)、任意形狀的電源 / 地層,過孔、信號走線和電路元素),不需要進(jìn)行任何費(fèi)力費(fèi)時(shí)的分割版圖工作。SIwave 提取 S、Y 和 Z 參數(shù)、IBIS互連模型(ICM),顯示三維電磁場,并生成全波 SPICE 模型在DesingerSI 、DesingerRF 、Nexxim 、Simplorer或第三方 SPICE電路工具(如 Synopsys® HSPICE 和 Cadence® PSpice )中進(jìn)行時(shí)域和頻域分析。

集成直流電壓、電流和功率計(jì)算模塊

SIwave幫助工程師進(jìn)行直流電壓降、直流電流密度和直流功率密度的前仿真和后仿真分析,確保電源分布網(wǎng)絡(luò)(PDN)上具有足夠多的凸點(diǎn)(Bump)、焊球和引腳,有足夠多的銅來最小化損耗,引導(dǎo)適合的能量進(jìn)入集成電路。

電磁干擾/電磁兼容

EMI/EMC測試可以檢查遠(yuǎn)近場問題。SIwave繼承了HFSS算法,對板和封裝周圍的場進(jìn)行準(zhǔn)確、詳細(xì)的描述。結(jié)合諧振仿真,幫助用戶在投板前預(yù)測場輻射模式,減少測試板數(shù)量。SIwave 提供了不需要測試的有效方式找到 EMI 熱點(diǎn),并且設(shè)計(jì)者可通過 |EXYZ| 和|HXYZ| 的三維視圖來檢查某個(gè)方向上的電場和磁場強(qiáng)度。這種方法也為測試發(fā)現(xiàn)的問題整改提供了可靠依據(jù)。SIwave和 DesingerSI、DesingerRF 和 HFSS 的耦合仿真,提供了機(jī)箱機(jī)柜等封閉環(huán)境內(nèi)的PCB 和封裝的數(shù)據(jù)相關(guān)輻射研究能力。

高性能計(jì)算

SIwave 支持多線程、多核和多處理器,這些并行技術(shù)極大的提升了求解效率,在更短的時(shí)間內(nèi)求解更大的設(shè)計(jì)項(xiàng)目。確保完整的封裝加 PCB 一體化信號完整性、電源完整性和電磁干擾分析。

SIwave PI Advisor

SIwave5.0 開始加入了新的電源完整性優(yōu)化模塊 PI Advisor,應(yīng)對逐漸增長的小尺寸和低成本設(shè)計(jì)解決方案。這個(gè)先進(jìn)的全波電磁場求解模塊使用突破性的遺傳算法,能夠自動優(yōu)化封裝和 PCB 單板上的去耦電容,極大的簡化了電源完整性分析,直接減少設(shè)計(jì)成本和上市周期。

宏模型建模

SIwave 對 PCB 單板和封裝提供了前所未有的建模精度,確保能在多個(gè)電路仿真平臺上進(jìn)行全通道暫態(tài)仿真。SIwave 使用已申請專利的 TWA 技術(shù),這個(gè)技術(shù)能夠消除使用不同仿真平臺進(jìn)行時(shí)域電路分析時(shí)引入的誤差,幫助用戶檢查和強(qiáng)制模型的無源性和因果性?？缮?HSPICE、PSpice 語法的 SPICE 模型,Nexxim 和 Simplorer 狀態(tài)空間模型。

全面的多物理場耦合

SIwave 與 ANSYS 系列軟件鏈接完成電子器件的多物理場仿真。一種方案是從 SIwave 中輸出功率分布文件到 ANSYS Icepak 中,使用來自 SIwave 的直流功率損耗作為熱源對 IC 封裝和 PCB 進(jìn)行準(zhǔn)確的熱性能建模。Icepak 仿真技術(shù)用于求解由于散熱不暢引起的器件過熱失效問題。

設(shè)計(jì)自動化

通過直接從EDA版圖工具(例如 Cadence Allegro /APD,Sigrity Unified Package Designer ,Mentor Graphics Board Station 、Expedition和 PAD,Zuken CR5000 )和標(biāo)準(zhǔn)制板格式(ODB++)導(dǎo) 入設(shè) 計(jì),SIwave 無縫的整合進(jìn) 現(xiàn) 有的設(shè) 計(jì) 流程。SIwave 生成的 SYZ 參數(shù)或全波 SPICE 模型可被導(dǎo)入現(xiàn)有電路工具,例如 DesingerSI、DesingerRF Simplorer、或者其它 SPICE 兼容工具。

應(yīng)用領(lǐng)域:

信號和電源完整性

?同步開關(guān)噪聲 / 同步開關(guān)輸出(SSN/SSO)

?高速串行通道分析電容去耦分析

?封裝和 PCB 一體化仿真

直流分析

?用三維有限元求解分布電阻網(wǎng)絡(luò)

?提供一維和三維結(jié)果顯示

?熱分析

電磁干擾 / 電磁兼容分析

?可視化近場:|E| 和 |H|

?器件 |EXYZ| 和 |HXYZ|